SDRAM跟DDR是兩個什么概念哦 各采用的什么技術(shù)哦
熱心網(wǎng)友
DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory；中文意：同步雙倍數(shù)據(jù)傳輸動態(tài)隨機(jī)存取內(nèi)存) ， 是目前使用的 SDRAM 內(nèi)存所延伸的技術(shù)。目前使用的PC100 / PC133 SDRAM簡稱為SDR (Singal Data Rate)，兩者最大的差別在于DDR在每一個時鐘的上升沿和下降沿之間都能傳輸數(shù)據(jù)，不同于PC100 / PC133只在上升沿才能輸出數(shù)據(jù)。所以在相同時鐘為基準(zhǔn)下的理論值，DDR內(nèi)存的數(shù)據(jù)傳輸效率是SDR內(nèi)存的二倍。DDR SDRAM使用與SDR一樣的TSOP包裝方式，電壓降為2。5V，用DDR SDRAM作成的Memory Module稱為DDR DIMM。DDR DIMM是使用184 PIN 的DIMM，并且在接腳上只有一個缺口，并不兼容于目前168 PIN的SDRAM模塊插槽。同時在電器接口上則由「LVTTL」改變?yōu)椤窼STL2」，以致于模塊插槽與電器設(shè)計(jì)上有所調(diào)整。 DDR SDRAM采數(shù)據(jù)傳輸量作為命名原則，目前兩種規(guī)格PC1600及PC2100。 一種是以100MHz運(yùn)行，因DDR上下緣均收送數(shù)據(jù)所以它的速度和200MHz上緣收送數(shù)據(jù)的速度一樣，所以稱為DDR200，又因傳輸量為1600MB/s，又稱為PC 1600規(guī)格。 [ 相約加拿大:楓下論壇 ]DDR 200/PC1600：(64bit x 100MHz x 2 / 8 = 1600MBytes / sec) 另一種是運(yùn)行時鐘為133 MHz，上下沿均收送數(shù)據(jù)所以它的速度和266 MHz上沿收送數(shù)據(jù)的一樣。 所以被稱為DDR266，數(shù)據(jù)傳輸2100MB/s，故稱為PC2100。DDR 266/PC2100：(64bit x 133MHz x 2 / 8 = 2100MBytes / sec) DDR SDRAM在規(guī)格上依信號延遲時間(CL；CAS Latency)的不同，仍有所分別。依照J(rèn)EDEC的定義，DDR SDRAM共有兩種CAS延遲，分別為2ns及2。5ns。CL=2加上PC 2100 DDR SDRAM稱作DDR 266A，CL=2。5加上PC2100規(guī)格的 DDR SDRAM稱為DDR 266B。什么是DDR？ DDR是雙倍數(shù)據(jù)速率(Double Data Rate)。DDR與普通同步動態(tài)隨機(jī)內(nèi)存（DRAM）非常相象。普通同步DRAM（現(xiàn)在被稱為SDR）與標(biāo)準(zhǔn)DRAM有所不同。 標(biāo)準(zhǔn)的DRAM接收的地址命令由二個地址字組成。為節(jié)省輸入管腳，采用了復(fù)用方式。第一地址字由行地址選通（RAS）鎖存在DRAM芯片。緊隨RAS命令之后，列地址選通（CAS）鎖存第二地址字。經(jīng)過RAS和CAS，存儲的數(shù)據(jù)可以被讀取。 同步動態(tài)隨機(jī)內(nèi)存（SDR DRAM)將時鐘與標(biāo)準(zhǔn)DRAM結(jié)合，RAS、CAS、數(shù)據(jù)有效均在時鐘脈沖的上升邊沿被啟動。根據(jù)時鐘指示，可以預(yù)測數(shù)據(jù)和其它信號的位置。因而，數(shù)據(jù)鎖存選通可以精確定位。由于數(shù)據(jù)有效窗口的可預(yù)計(jì)性，所以可將內(nèi)存劃分成4個組進(jìn)行內(nèi)部單元的預(yù)充電和預(yù)獲取。通過突發(fā)模式，可進(jìn)行連續(xù)地址獲取而不必重復(fù)RAS選通。連續(xù)CAS選通可對來自相同行的數(shù)據(jù)進(jìn)行讀取。 DDR內(nèi)存與SDR內(nèi)存工作原理基本相同，但DDR在時鐘脈沖的上升和下降沿均讀取數(shù)據(jù)，所以數(shù)據(jù)傳輸率可以是時鐘頻率的兩倍。新一代DDR內(nèi)存的工作頻率和數(shù)據(jù)速率分別為200MHz和266MHz，與此對應(yīng)的時鐘頻率為100MHz和133MHz。如何測試DDR？ 盡管DDR內(nèi)存與SDR相似，但是數(shù)據(jù)頻率的翻倍確實(shí)對測試工程師提出了挑戰(zhàn)。測試儀不僅要以雙倍頻率進(jìn)行數(shù)據(jù)讀取，而且還要以加倍頻率寫數(shù)據(jù)。DDR測試有具有不同要求的兩個方面： 芯片級測試 DDR芯片測試既在初期晶片階段也在最后封裝階段進(jìn)行。采用的測試儀通常是內(nèi)存自動測試設(shè)備，其價值一般在數(shù)百萬美元以上。測試儀的核心部分是一臺可編程的高分辨信號發(fā)生器。測試工程師通過編程來模擬實(shí)際工作環(huán)境；另外，他也可以對計(jì)時脈沖邊沿前后進(jìn)行微調(diào)來尋找平衡點(diǎn)。 自動測試儀（ATE）系統(tǒng)也存在缺陷。它產(chǎn)生的任意波形數(shù)量受制于其本身的后備映象隨機(jī)內(nèi)存和算法生成程序。由于映象隨機(jī)內(nèi)存深度的局限性，使波形只能在自己的循環(huán)內(nèi)重復(fù)。因?yàn)镈DR帶寬和速度是普通SDR的二倍，所以波形變化也應(yīng)是其二倍。因此，測試儀的映象隨機(jī)內(nèi)存容量會很快被消耗殆盡。為此，要保證一定的測試分辨率，就必須增大測試儀的內(nèi)存。 建立測試頭也是一個棘手的問題。因?yàn)镈DR內(nèi)存的數(shù)據(jù)讀取窗口僅有1—2ns，所以管腳驅(qū)動器的上升和下降時間非常關(guān)鍵。為保證在數(shù)據(jù)眼中心進(jìn)行信號轉(zhuǎn)換，需要較好的管腳驅(qū)動器轉(zhuǎn)向速度。 在頻率為266MHz時，開始出現(xiàn)傳輸線反射。設(shè)計(jì)工程師發(fā)現(xiàn)在設(shè)計(jì)測試平臺時必須遵循直線律。為保證信號的統(tǒng)一性，必須對測試頭布局進(jìn)行傳輸線模擬。管腳驅(qū)動器強(qiáng)度必須能最大限度降低高頻信號反射。 測試頭設(shè)計(jì)模擬 針對測試的設(shè)計(jì)（DFT）當(dāng)然收人歡迎，但卻不現(xiàn)實(shí)。因?yàn)樽詣訙y試儀的所需的測試時間與花費(fèi)正比于內(nèi)存芯片的存儲容量。顯然測試大容量的DDR芯片花費(fèi)是相當(dāng)可觀的。新型DDR芯片的通用DFT功能一直倍受重視，所以人們不斷試圖集結(jié)能有效控制和觀察的內(nèi)部節(jié)點(diǎn)。專用DFT技術(shù)，如JEDEC提出的采用并行測試模式進(jìn)行多陣列同時測試。不幸的是由于過于要求芯片電路尺寸，該方案沒有被采納。DDR作為一種商品，必須最大限度減小芯片尺寸來保持具有競爭力的價位。 內(nèi)存條測試 對內(nèi)存條測試的要求是千差萬別的。DDR內(nèi)存條的制造商假定已經(jīng)進(jìn)行過芯片級半導(dǎo)體故障的測試，因而他們的測試也就集中在功能執(zhí)行和組裝錯誤方面。通過采用DDR 雙列直插內(nèi)存條和小型雙列直插內(nèi)存條，可以有三種不同內(nèi)存條測試儀方案： 雙循環(huán)DDR讀取測試。這恐怕是最簡單的測試儀方案。大多數(shù)的測試儀公司一般僅對他們現(xiàn)有的SDR測試儀作一些很小的改動就將它們作為DDR測試儀推出。SDR測試儀的寫方式是將同一數(shù)據(jù)寫在連續(xù)排列的二個位上。在讀取過程中，SDR測試儀能首先讀DDR內(nèi)存條的奇數(shù)位數(shù)據(jù)。然后，通過將數(shù)據(jù)鎖存平移半個時鐘周期，由第二循環(huán)讀偶數(shù)位。這使得測試儀能完全訪問DDR內(nèi)存單元。該方法沒有包括真正的突發(fā)測試，而且也不是真正的循環(huán)周期測試。 采用實(shí)時專用集成電路（ASIC）控制器設(shè)計(jì)DDR測試儀并不難。畢竟，新型ASIC集成塊可以很容易達(dá)到所需的266MHz頻率。然而，考慮到測試儀體積與價格方面的因素，采用場編程門陣列（FPGA）作邏輯核心則更具競爭力。 采用FPGA設(shè)計(jì)266MHz內(nèi)存控制器確實(shí)是一個挑戰(zhàn)，因?yàn)樗仨毷褂?。18微米線寬的芯片來實(shí)現(xiàn)上述性能。即使我們可以得到0。18微米線寬的芯片，但整個制備方案還沒有進(jìn)行全面的審核。我們必須與FPGA的分銷商門合作，以克服所有障礙。 這種測試儀不僅僅是價格便宜，而且具有一定的速度和測試精度。 實(shí)際環(huán)境測試儀。無論其它測試方法如何，內(nèi)存條制造商一直在尋找母板仿真器。他們認(rèn)為最佳測試應(yīng)當(dāng)在處于實(shí)際工作環(huán)境中的母板上進(jìn)行。然而，制造商們也清楚PC機(jī)母板本身也存缺陷如：引導(dǎo)速度慢、測試時間長、插槽壽命短，這些均妨礙了它在內(nèi)存條測試儀上的應(yīng)用。 由于技術(shù)上的突破，上述問題可以通過專門的軟件和硬件設(shè)計(jì)解決。采用X86處理器和PC芯片組設(shè)計(jì)的新型DDR測試儀將被引入。它將通過專門的測試操作系統(tǒng)大大降低引導(dǎo)時間，另外采用高速緩沖運(yùn)算與專用軟件算法結(jié)合延長雙列直插式內(nèi)存條（DIMM）插槽壽命。這意味著在更換測試器件時不必關(guān)電源和重新引導(dǎo)系統(tǒng)。當(dāng)然，新型測試儀并不等于母板，它是一種性能優(yōu)化的測試儀。它還將配備重載測試插槽。DDR DIMM內(nèi)存條測試處理 內(nèi)存條測試儀最重要的部分是自動處理機(jī)。處理機(jī)一般采用鍍金連接器以保證與內(nèi)存條良好的電接觸。在頻率為266MHz時，2英寸長的連接器將會造成測試信號極大衰減。為解決上述難題，一種新型處理機(jī)面市了。它采用普通手動測試儀的插槽。測試儀可以模擬手動插入，平穩(wěn)地插入待測內(nèi)存條的插槽；一旦測試完成，內(nèi)存條又可以平穩(wěn)地從插槽中拔出。結(jié)論 DDR測試技術(shù)的轉(zhuǎn)變是以一種漸進(jìn)方式而不是突變方式進(jìn)行的。JEDEC（業(yè)界標(biāo)準(zhǔn)委員會）不再停留在該技術(shù)上，而是推進(jìn)其發(fā)展。根據(jù)JEDEC的規(guī)劃，DDR333將于2002年推出；DDRII將于2004年推出。物理封裝將由TSOPII（小型塑料封裝）過渡到FBGA（倒裝球格陣列）。內(nèi)存測試工程師們將會繼續(xù)面對新的挑戰(zhàn)，他們將以他們出色的工作來迎接這些挑戰(zhàn)。
熱心網(wǎng)友
就是啊啊 害的我們得回家喝西北風(fēng)啊啊
熱心網(wǎng)友
DDR當(dāng)然比SD的好,可是SD的不生產(chǎn)了,物以稀為貴嘛,過兩年老機(jī)器全都被淘汰了,SD的內(nèi)存也就沒有市場了