什么是內(nèi)存的交錯(cuò)技術(shù)？有什么實(shí)際意義？如何利用內(nèi)存的交錯(cuò)技術(shù)？
熱心網(wǎng)友
內(nèi)存交錯(cuò)技術(shù)的原理2001年06月28日來(lái)源:中國(guó)電腦教育報(bào) 王強(qiáng) 在近來(lái)的主板芯片組市場(chǎng)中，VIA充分利用其技術(shù)優(yōu)勢(shì)及對(duì)手的失誤迅速占領(lǐng)了半壁江山，其產(chǎn)品線(xiàn)也是種類(lèi)繁多。由此帶來(lái)的是百花齊放的芯片組市場(chǎng)。它為打破芯片組市場(chǎng)的壟斷做出了巨大的努力，在以往經(jīng)常被人詬病的性能方面，ＶＩＡ正在不斷地做出長(zhǎng)足的進(jìn)步。但是ＶＩＡ芯片自ＭＶＰ３時(shí)代以來(lái)內(nèi)存性能總是略低于同檔的Ｉｎｔｅｌ產(chǎn)品，這不能不說(shuō)是一個(gè)遺憾。最近有關(guān)于ＶＩＡ芯片組內(nèi)存交錯(cuò)技術(shù)的各種話(huà)題開(kāi)始流傳開(kāi)矗饈暈頤欠⑾幟詿娼淮砑際醯娜犯魷低承閱艽匆歡ㄌ岣摺Ｓ繞涫竊諞恍┘撲懔亢艽蠖葉閱詿媧硪罌量痰某絳蛑刑嶸Ч饗浴?/p 由于內(nèi)存交錯(cuò)技術(shù)的調(diào)節(jié)選項(xiàng)在ＢＩＯＳ中（也可通過(guò)第三方軟件調(diào)節(jié)），而且不知為什么在大部分主板中這項(xiàng)功能默認(rèn)是關(guān)閉的。這樣也就造成了許多讀者朋友對(duì)這項(xiàng)技術(shù)了解不夠。為了徹底挖掘芯片組性能潛力，我們特向大家詳細(xì)介紹一下內(nèi)存交錯(cuò)技術(shù)的原理和實(shí)現(xiàn)方法，讓廣大讀者深入了解這項(xiàng)技術(shù)。' 如果我們參考一下以往內(nèi)存的技術(shù)手冊(cè)就會(huì)發(fā)現(xiàn)內(nèi)存交錯(cuò)（Interleave）并不是什么新技術(shù)，它原本就是內(nèi)存工作的一種方式。圖1 早在BEDO DRAM的技術(shù)規(guī)范中就允許在突發(fā)模式（Burst mode）下采用連續(xù)或交錯(cuò)（Interleave）的方式工作；在后來(lái)的SDRAM中也如是。SDRAM采用的是CLOCK驅(qū)動(dòng)方式，其指令與資料輸出之間的延時(shí)（Latency）時(shí)間是可編程的（Programmable）。在SDRAM的內(nèi)部有一個(gè)模式儲(chǔ)存器（Mode Register）可以設(shè)定一次存取的數(shù)據(jù)量及存取方式（Sequential或Interleave）以及CAS延時(shí)時(shí)間（CAS Latency）。也就是說(shuō)，其實(shí)現(xiàn)在所有的SDRAM都是能夠以Interleave方式工作的。 在具體談?wù)摰絻?nèi)存交錯(cuò)技術(shù)前，我們先來(lái)看一下內(nèi)存的工作原理。我們知道數(shù)據(jù)是以位（bit）為單位，以行（Row）、列（Column）方式儲(chǔ)存在芯片中，這樣的數(shù)據(jù)陣我們稱(chēng)之為邏輯Bank（Logical Bank），目前的內(nèi)存芯片規(guī)格都是有2～4個(gè)邏輯Bank。就像我們查看表格一樣，選定數(shù)據(jù)的方法就是先選行再選列，這樣我們就可以準(zhǔn)確地找到這個(gè)數(shù)據(jù)位置。在一個(gè)內(nèi)存工作周期內(nèi)包括了Bank的預(yù)充電（Precharge，因?yàn)镾DRAM需要恒電流以保存信息，一旦斷電信息即丟失）、行地址有效（Row Active）、列地址選通（Column Active）三個(gè)重要的周期。首先是對(duì)Bank進(jìn)行充電，預(yù)充電的周期就是tRP，即Time of Row Precharge。充電完成后的操作就是Bank/行有效，由于在選擇了Bank的同時(shí)也選擇了相應(yīng)的行，所以Bank有效和行有效是同一個(gè)意思。Bank/行有效的周期就是tRCD，即Time of RAS to CAS Delay。其中，RAS就是Row Address Strobe（行地址選通脈沖）的縮寫(xiě)，CAS就是Column Address Strobe（列地址選通脈沖）的縮寫(xiě)。tRCD的意思是指在經(jīng)過(guò)tRCD的周期后就進(jìn)入了CAS有效階段。CAS有效后還要經(jīng)過(guò)一定的周期才能開(kāi)始數(shù)據(jù)的傳輸，這個(gè)周期就是CL（CAS Latency）。經(jīng)過(guò)CL的周期后，被選中的行與列的交叉格開(kāi)始進(jìn)行讀取或?qū)懭氲牟僮鳌Ｓ捎谕话l(fā)（Burst）傳輸模式早在BEDO RAM時(shí)代就已經(jīng)是內(nèi)存必備功能，因此在寫(xiě)入或讀取數(shù)據(jù)時(shí)也都采用這種方式。 圖1是內(nèi)存芯片的工作時(shí)序圖（突發(fā)傳輸周期=4）。圖2 突發(fā)傳輸是指在一個(gè)限定的周期次數(shù)內(nèi)，批量傳輸數(shù)據(jù)，它只需對(duì)第一個(gè)數(shù)據(jù)位置進(jìn)行定位，其后的數(shù)據(jù)可以依次自動(dòng)進(jìn)行操作，這樣大幅提高了傳輸效率。但是在給Bank充電時(shí)，將占用Bank的地址線(xiàn)，只有在等待充電結(jié)束后才可以進(jìn)行后面的工作，因此會(huì)浪費(fèi)一些工作周期。不過(guò)，由于在當(dāng)前Bank進(jìn)行突發(fā)傳輸數(shù)據(jù)時(shí)，可以對(duì)當(dāng)前Bank進(jìn)行充電，合理地控制好預(yù)突發(fā)傳輸是指在一個(gè)限定的周期次數(shù)內(nèi)，批量傳輸數(shù)據(jù)，它只需對(duì)第一個(gè)數(shù)據(jù)位置進(jìn)行定位，其后的數(shù)據(jù)可以依次自動(dòng)進(jìn)行操作，這樣大幅提高了傳輸效率。但是在給Bank充電時(shí)，將占用Bank的地址線(xiàn)，只有在等待充電結(jié)束后才可以進(jìn)行后面的工作，因此會(huì)浪費(fèi)一些工作周期。不過(guò)，由于在當(dāng)前Bank進(jìn)行突發(fā)傳輸數(shù)據(jù)時(shí)，可以對(duì)當(dāng)前Bank進(jìn)行充電，合理地控制好預(yù)充電時(shí)間就可以使下一個(gè)突發(fā)傳輸周期與當(dāng)前的傳輸周期相連而不會(huì)出現(xiàn)等待。內(nèi)存交錯(cuò)技術(shù)就是指：在大量數(shù)據(jù)寫(xiě)入或讀取分散性數(shù)據(jù)時(shí)候，由于需要不同Ｂａｎｋ連續(xù)操作，在當(dāng)前Ｂａｎｋ工作完成后轉(zhuǎn)移到其他Ｂａｎｋ的時(shí)候也要經(jīng)過(guò)充電準(zhǔn)備時(shí)間；因此這樣就導(dǎo)致浪費(fèi)工作周期。合理地控制Ｂａｎｋ充電時(shí)序和各Ｂａｎｋ傳輸周期就可以保證所有Ｂａｎｋ的傳輸周期相連貫，使Ｂａｎｋ的充電工作交錯(cuò)進(jìn)行互不干擾。這樣最低限度的減少了充電周期對(duì)工作效率的影響，從而得到更高的性能（見(jiàn)圖2）。。
熱心網(wǎng)友
電腦內(nèi)數(shù)據(jù)是以位(bit)為單位，以行(Row)列(Column)方式儲(chǔ)存在芯片中，這樣的數(shù)據(jù)陣列我們稱(chēng)之為邏輯Bank(Logical Bank)。目前的內(nèi)存芯片規(guī)格都是有2~4個(gè)邏輯Bank。所謂內(nèi)存交錯(cuò)技術(shù)就是指在大量數(shù)據(jù)寫(xiě)入或讀取分散性數(shù)據(jù)的時(shí)候，由于需要不同Bank連續(xù)操作，而在當(dāng)前Bank工作完成后轉(zhuǎn)移到其他Bank的時(shí)候也要經(jīng)過(guò)充電準(zhǔn)備時(shí)間，因此這樣就導(dǎo)致浪費(fèi)工作周期。合理地控制Bank充電時(shí)序和各Bank傳輸周期就可以保證所有Bank的傳輸周期相連貫，使Bank的充電工作交錯(cuò)進(jìn)行互不干擾，最低限度地減少了充電周期對(duì)工作效率的影響，從而得到更高的性能。
熱心網(wǎng)友
電腦內(nèi)數(shù)據(jù)是以位(bit)為單位，以行(Row)列(Column)方式儲(chǔ)存在芯片中，這樣的數(shù)據(jù)陣列我們稱(chēng)之為邏輯Bank(Logical Bank)。目前的內(nèi)存芯片規(guī)格都是有2~4個(gè)邏輯Bank。所謂內(nèi)存交錯(cuò)技術(shù)就是指在大量數(shù)據(jù)寫(xiě)入或讀取分散性數(shù)據(jù)的時(shí)候，由于需要不同Bank連續(xù)操作，而在當(dāng)前Bank工作完成后轉(zhuǎn)移到其他Bank的時(shí)候也要經(jīng)過(guò)充電準(zhǔn)備時(shí)間，因此這樣就導(dǎo)致浪費(fèi)工作周期。合理地控制Bank充電時(shí)序和各Bank傳輸周期就可以保證所有Bank的傳輸周期相連貫，使Bank的充電工作交錯(cuò)進(jìn)行互不干擾，最低限度地減少了充電周期對(duì)工作效率的影響，從而得到更高的性能。采用VIA較新芯片組的主板，大多支持內(nèi)存的交錯(cuò)技術(shù)，只需在主板BIOS的內(nèi)存選項(xiàng)中做一下相關(guān)的設(shè)置即可。
熱心網(wǎng)友
內(nèi)存交錯(cuò)技術(shù)的原理這里有詳細(xì)的圖文介紹,你到那去看看就行了.